近期，华为从去年开始就在招聘的一个职位突然火爆起来，这个职位是光刻工艺工程师，同时还有一系列职位，如薄膜工艺工程师、刻蚀工艺工程师等。

华为这看起来像是要自己开始搞芯片制造了吧？相比后面“拉各部门的骨干放下手中的本职工作重新学习（还有人说要加入助威团进行监督工作？），24 小时轮流值班，2 年时间搞定 5nm 光刻机”的传闻，这种揣测真的不算什么。

从字面来看，晶圆制造厂和封装厂里都有同样的职位。如果不仔细看职位介绍，就连内行也不一定能分辨清楚。

负责先进封装的 2.5D/3D 及 Mems 工艺研发；负责 TSV 工艺流程的设计与在线研发；负责深蚀刻、减薄以及表面处理工艺的研发。

仔细看的话，“先进封装”“2.5D/3D&Mems”“TSV”“深SI刻蚀”“减薄”“表面处理”等这些关键字眼，都表明它们对应的是封装，确切地说是先进的晶圆级封装。

网上有很多关于封装的资料，而且比较专业。因为自己日常工作会涉及产品的封装设计，所以决定抛开那些体系，从设计公司从业者的角度入手，以系统设计的演进为线索，聊一聊芯片封装。

聊的顺序是这样的：

系统（SOC、SIP）具备封装三种光刻机的能力，分别是前道光刻机、后道光刻机以及面板光刻机。

相信看完之后，下次若再有他人想要套路你，你在第一时间就能识破，并且会给予有理有据的“暴击”。

系统

封装的发展进程就是电子系统的演化过程。进一步而言，它是电子系统以及它们之间连线的缩进过程。这就是我一开始就说系统的原因。

以大家熟悉的计算机为例，它的组成经历了：

1. 晶体管时代：

电子零部件（全电子元器件）被堆放在一个房间里，或者被堆放在几个房间里，并且是由粗线进行连接的。

晶体管计算机

2. 集成电路时代：

这个时代的特点在于集成电路的出现，众多电子元器件被集成到一块硅片上，从而变成了专用的集成电路 ASIC，像 CPU、GPU、运算放大器、ADC、DAC、USB 芯片等。通过 PCB 印刷电路板的组装，能够形成系统，以往需要几个房间才能容纳的电子零部件，如今在一块 PCB 板上就可以放置。

PC主板

3. 系统级芯片（SOC与SIP）时代：

即将 PCB 板上的专用集成电路（ASIC）进行 IP 化处理，将其微缩进一块裸片（SOC，on Chip，片上系统）内，或者以多芯片的形式封装在一个管壳之中（SIP，in，系统级封装）。

SOC:

把各个 ASIC IP 进行模块化处理，使其能够在同一个制程中处于同一块硅片之上。

比如这颗高通 845 芯片组，上一个时代的 CPU、GPU、ISP、WIFI、DSP 等都是一颗颗独立芯片，如今将它们 IP 化，集成在同一颗裸片上。同时，它还把一些不能集成到同一个制程的专用芯片（ASIC），像集成了 MEMS 的触控芯片、高性能音频编解码芯片、电源管理芯片等，用一个小 PCB 版整合起来，从而形成一套电子系统，以获取最佳的能耗比。

高通845芯片组

SIP

同等情况下，高性能意味着高频率。高频率会带来更高的噪声和功耗发热。对于高性能多媒体终端应用来说，SOC 加 PCB 板的形式，能够兼顾能耗比和集成度，是最好的方式。

但对于一些性能要求较低且对低功耗要求更高的应用场景，像可穿戴设备、物联网等。在这些场景中，可以降低应用处理器 SOC、电源管理芯片、触控芯片、射频天线、传感器（MEMS）的性能标准，使其噪声串扰和高功率发热等方面能够满足集成到同一个管壳中的条件，然后通过封装将它们组成一个电子系统，即系统级封装（SIP）。

当然，从方便性和传输性能方面来看，所有部件做到一个裸片上是很好的。然而，其存在的问题是，所有部件都需要使用同一制程，即 7nm 的 SOC。这样一来，里边所有的各功能模块都得使用 7nm。而像天线、射频模块、传感器、电源管理芯片等部件，能发挥其最佳性能的并非是在 7nm，而是在 55nm、90nm，甚至更早的 0.18um、0.35um 的制程之上。如果不合适却强行绑在一起，其成本实在太高。

苹果手表 3 中的 S3 芯片，将来自不同厂家且制程不同的芯片整合到一个大管壳内，从而构成了一个集成度极高的系统。其中有 7nm 的应用处理器，还有 22nm 制程的芯片以及 28nm 的射频芯片和传感器芯片、电源管理芯片等。

S3

SIP

芯片通过 SIP 组成系统，其性价比要比 SOC 更好。并且，还能获得比 PCB 连接更优的传输性能。这是业界在突破 7nm 之后，开始转向大力发展先进封装的一个重要动机。

SIP 出现的时间很早。管壳内各芯片的连接方式体现了传统封装与先进封装的区别。

下图中，内部芯片与管壳以及其他芯片进行互联时，是通过一条条极为明显的金属引线来实现连接的，而这些金属引线也就是所谓的线，这种连接形式被称为引线键合（Wire-）。

传统封装

下图这个没有明显的引线，（包含之前的苹果 S3 芯片的解剖图）。芯片之间通过 TSV（Via，硅通孔层）层以及基板来实现连接。这个 TSV 层是硅片或者一些有机材料，内部通过 RDL（再分布层）进行连接，它们取代了之前的键合线，从而完成 PAD 与基板的连接。

可以认为，TSV 晶圆的制备是制造的后道金属流程的一种延伸。因此，通常是由工艺厂来进行这一工作。对于工艺厂来说，这只是一件轻而易举的事情。

下面这种摆法被称作 2.5D 封装。其中，里边芯片的摆放方式既包含了平面（2D）的形式，又包含了 3D 堆叠（主要是存储器）的形式。

晶圆级封装

如下图，同样是堆叠的情况。右边这个没有使用引线键合，每一层芯片间是通过穿孔来实现连接的，与 PCB 基板的连接是通过球状物体实现的点连接，而非线连接。这种点连接采用的是 Flip-chip 技术，也就是倒装技术。它也被称为 3D 封装，是完全垂直堆叠的。

引线键合技术VS TSV连接技术

先进的2.5D及3D 混合封装形式

封装的先进程度与管壳里的芯片/裸片是否堆叠关系不大，而与芯片们的连接方式有关。如果全部依靠引线键合，那就是传统封装。

TSV 是先进封装的基础技术，倒装 Flip-chip 也是先进封装的基础技术。

先进封装

制造——封装——测试

整块晶圆被制造出来后，经过划片操作，就变成了一块块的裸片（die）。接着，通过封装过程，将裸片封进管壳里。而穿上了衣服的裸片，才能够被叫做芯片（Chip）。

显然，封装则针对的是管壳内的连接及密封技术。

封装技术发展至今，通常可以认为先进封装等同于晶圆级封装。能否进行晶圆级封装，是封装厂技术水平的一个重要分界点。国内的长电科技、华天科技以及通富微电都拥有进行晶圆级封装的能力。

为什么会有晶圆级封装这个称呼呢？难道不是关于划好的裸片与裸片之间的连接吗？这是因为引入了 TSV 技术。

以美国安靠（）介绍的TSV制备为例：

1.在硅片表面附上一层电介质重复钝化的聚合物薄膜；

在聚合物薄膜内利用成相技术制作过孔（TSV），接着按照工艺厂后道金属化工序（包括淀积、光刻、刻蚀、清洗等）来完成 RDL 的制备，凭借此过孔实现与芯片 PAD 的连接。

TSV&RDL 制备

芯片与TSV晶圆的组装

大家应该明白，到这里为什么 TSV 的制备会用到晶圆制造的各道工序。这些工序包括淀积、薄膜制备、光刻、刻蚀、清洗、离子注入等等。

华为招聘的那几个职位的介绍，想必对于看到这里的各位来说已经不再困难。

之前提到过，TSV 晶圆的制备是由晶圆厂来完成的。封装厂的工作重心通常是在 TSV 晶圆的加工方面：

对 TSV 成孔的晶圆进行晶圆减薄操作，其中 2.5D 会减薄到特定程度，3D 结构会减薄到 50um，以此让 TSV 露出头来；进行背面 (BS) 金属化流程，比如 RDL 等，从而完成 TSV 互连。

TSV 露头的工艺流程一般被称为“中段制程”(MEOL)，背面金属化的工艺流程也一般被称为“中段制程”(MEOL)

美国 晶圆级封装流程

最后，覆盖到倒装(Flip-chip）的基板上面。

倒装工序

代工厂做晶圆级封装有明显优势。一些晶圆厂开始涉足先进封装领域。但先进封装并非封装的全部。传统封装需求依然旺盛。晶圆厂没必要对封装厂赶尽杀绝。封装厂有晶圆厂没有的规模化优势。二者现在处于紧密合作关系。

这些年发展出了更先进的技术，它将不同制程的芯片进行了 IP 化处理，直接放在晶圆制造的后道金属工序中进行“封装”，这种情况已不属于传统封装范畴，若普及开来，对封装厂的打击可能更大。然而，它仍面临诸多限制，例如接口的标准化等，目前看来可能还比较“小众”，在 IDM 体系中推进相对容易。

TSV 晶圆从设计到制备，其方案需要设计委托方、晶圆代工厂和封装厂共同制定。对于资金雄厚的设计公司，会招大量封装工程师，修建先进封装的试验线，比如 1um 乃至 0.5um 级的试验线，投入其实还可以。这些公司自己设计并验证封装方案，完成后再交由晶圆厂及封装厂量产，这样的效率肯定比外包高很多，这并不过分。 这是这个职位命名，的确容易产生歧义罢了，所以一般会区分开。

（今日头条：蜀山熊猫 原创）

光刻机

最后还是要提及光刻机。许多人仅仅因为“光刻”这两个字就被带偏了方向。还有一些人甚至偏离得毫无道理。

很多人对光刻机存在一种混淆的认知。在半导体链条中，他们认为只有芯片也就是晶圆制造阶段才会用到光刻机。然而，他们疑惑的是，封装怎么也会用到光刻机呢？

原因在于他们对芯片封装的认知仍停留在十几二十年前，他们认为封装不过就是将“制造出来的芯片塞进塑料、陶瓷或金属管壳中，接着用金属线连接起来，最后进行密封刻字，这样就形成了一颗芯片”这样的一个过程罢了，他们觉得这其中没有什么技术含量。正因如此，他们完全没有想到封装竟然还会用到光刻机。

然而，先进封装逐渐普及。在制造过程中，光刻、淀积、刻蚀、清洗等常见工序，也成为了封装的关键技术节点。对于 1um、2um 级的加工，自然需要用到精细的步骤。

光刻机的分类，从不严谨的角度来看，可以按照分辨率来划分，具体分为三种类型，分别是前道、后道和面板。

晶圆制造的光刻机，也叫前道光刻机，其分辨率最高能达到纳米级，像 22nm、28nm、90nm 等。大家常提及的 ASML 的 13 光刻机就属于这类。封装光刻机，又称为后道光刻机，其分辨率是微米级，如 1um、2um。所以，封装光刻机的光源不需要用到 EUV 和 DUV，镜组设计也相对较为简单，售价也相对便宜。这也是上海微电子设备的光刻机做国产替代的主要领域。

上海微电子设备的500系列封装光刻机

面板（FPD）光刻机用于制造显示面板上的发光元器件及阵列。它的分辨率比封装光刻机的要求略高一些。技术含量的衡量主要体现在可加工的面板尺寸上，由此就有了所谓的五代面板和六代面板之分。尺寸越大，代数就越高，加工难度也就越大，技术含量也越高。不过咱们在这个领域的国产替代进程仍需发力。此领域主要被尼康和佳能所垄断。

面板断代依据

最后

回答一个问题，即做先进晶圆级封装时，为何传统封装光刻机就能够满足需求？

之前说过系统演进的过程，也是电子零部件之间连线微缩的过程：

传统封装中，一颗裸片会封装到管壳里，通常使用铜线。然而铜线较粗，若要达到最细且可靠的程度，就需使用金线进行连接，不过这会略显奢侈。金线的标准直径一般在 25um 到 32um 之间。PCB 板级互连时，上面走线的极限直径是 75um。系统级芯片的晶圆级封装会用到金属 RDL。RDL 一般是铜铝合金线，虽属于制造工艺范畴，但其最小宽度达不到纳米级。例如，在台积电 28nm 制程时，RDL 的最小宽度是 2um；在其 7nm/6nm 制程中，RDL 的最小宽度也只是到了 1.8um。如下图所示，在应用最为复杂的情况下，TSV 的开孔是微米级的。

TSV加工尺寸

以上，从传统方面来看，封装用线的分辨率是微米级的；从先进方面来看，封装用线的分辨率也是微米级的。正因如此，根本无需用到 EUV 和 DUV。其采购价格较为便宜，分辨率在 1um 至 2um 区域的封装光刻机就已经足够了。

大家应该明白了，华为招聘“光刻工艺工程师”以及“薄膜工艺工程师”等。然而，为什么这些工程师的工作内容却是封装工作呢？

因为自己不是专门从事封装工作的，所以可能会出现差错，希望封装同行能够指正。谢谢大家。

有兴趣于半导体行业的朋友，欢迎关注头条科技，也欢迎关注他们所举办的 #中国芯事# 活动，这里有很多干货。